quartus中怎样把四个输出并到一个输出?

定义一个总线，然后打上网络标号，然后再分开连接到四个输出。

比如总线输出表上DOUT[3..0],然后四个输出上分别表上DOUT[0]、DOUT[1]、DOUT[2]、DOUT[3]。

inout 声明，然后再声明成wire型

如果做输出，则将输出寄存器和它相连，如果做输入，则设置成高阻，等待数据，写法如下

assign a =（输出条件）？reg_out ：8‘hzz ；（假设是8位的）

---