ADC 服务的一些应用包括超高速多载波蜂窝基础设施基站RS码是一种常用的纠错编码，本文主要介绍如何在vivado环境下利用RS IP核实现RS码的编译码。RS Encoder首先对IP核的基本参数进行

FFT（快速傅里叶变换）作为数字信号处理的核心算法具有重要的研究价值，可应用于傅里叶变换所能涉及的任何领域，如图像处理、音频编码、频谱分析、雷达信号脉冲压缩等数字信号处理领域。FFT的鲜明特征之一是计

很多人用zynq平台做视频图像开发，但是对vdma了解比较少，上手起来稍微有些困难，我针对这一现象，做了一个基于vivado和modelsim的仿真和应用测试工程，并写篇文章做些介绍，希望能对大家有帮

Digilent 针对 Zybo board 用于 Embedded Linux 的环境上，提供了一个预先定义好接脚的配置文件 (zybo_base_system)， 早期的版本 是直接将项目打包起来

本文通过一个简单的例子，介绍Vivado 下的仿真过程。主要参考了miz702的教程，同时也参考了Xilinx的ug937,  xapp199.。我的软件平台是Vivado 2015.4, 硬件平台是

在调试Vivado 过程中，由于生成的BIT文件过大，而我使用的FLASH又是32MBIT的，出现了FLASH过小，无法烧录的情况。网上搜索到的方法都是说“generate progamming fi

从Vivado开始，配置GTX的时候，多了一个SATA协议支持，但有些小地方还需要自己另外设置。整理了一下，分享给大家。首先打开Transceivers wizard：打开页签，线速率和参考时钟选择，

Vivado是Xilinx公司的FPGA开发工具，熟悉Xilinx的工程师应该对ISE比较不陌生，但是随着时代的发展，FPGA芯片进步很快，Xilinx也已经宣布不再对ISE进行更新，这就意味着Viv

本人需要利用Vivado软件中的DDS核生成一个正弦信号。由于后期还要生成线性调频信号，如果直接编写代码生成比特流文件下载到板子上进行验证会使工作的效率大大下降，所有想利用Vivado软件功能仿真，这

本文介绍一下xilinx的开发软件 vivado 的仿真模式， vivado的仿真暂分为五种仿真模式。分别为：1. run behavioral simulaTIon-----行为级仿真，行为级别的仿

赛灵思的 Vivado HLS 工具有助于降低无线去程网络基础设施不断攀升的成本。无线网络运营商面临的巨大挑战在于维持盈亏底线的同时要增大网络的容量和密度。针对无线接口的压缩方案可减少所需的去程网络基

早在2017年1月初，我们宣布Xilinx IP目录中的所有IP使用xci和xcix格式的文件，这已经不是什么新鲜事了，其实我们之前一直在说这是我们多年来的主要建议，这其中包括很多重要的原因，xci文

1.帧差法原理帧差法的实现非常简单：如图可见，由目标运动引起的运动变化区域包括运动目标在前后两帧中的共同位置(图中黑色区域)、在当前帧中新显露出的背景区域和新覆盖的背景区域三部分。数学原理：2.viv

1.双口RAM概述双口RAM（dual port RAM）在异构系统中应用广泛，通过双口RAM，不同硬件架构的芯片可以实现数据的交互，从而实现通信。例如，一般情况下，ARM与DSP之间的通信，可以利用

编码风格与技巧尽管通常Fixed-Point（定点）比FloaTIng-Point（浮点）算法的FPGA实现要更快，且面积更高效，但往往有时也需要FloaTIng-Point来实现。这是因为Fixed

IP核（IP Core）Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf

Vivado 设计套件终于震撼登场赛灵思采用先进的 EDA 技术和方法，提供了全新的工具套件，可显著提高设计生产力和设计结果质量，使设计者更好、更快地创建系统， 而且所用的芯片更少。历经四年的开发和一

赛灵思公司（Xilinx）今天宣布推出可编程行业唯一 SoC 增强型设计套件Vivado设计套件 的2014.3版本、SDK 和最新 UltraFast 嵌入式设计方法指南，为 Zynq-7000 A

All Programmable抽象化与自动化有何意义？其意义在于采用赛灵思All Programmable器件，用户的开发团队可以用更少的部件实现更多系统功能，提升系统性能，降低系统功耗，减少材料清